Subhasish Mitra (afb: Stanforduniversiteit)

Onderzoekers hebben een nieuw soort driedimensionale computerchip gemaakt die geheugen- en computerelementen verticaal stapelt, waardoor afstand waarover gegevens worden verplaatst drastisch worden verkort en (daardoor) versneld. In tegenstelling tot traditionele platte ontwerpen vermijdt deze aanpak de files die ontstaan bij veeleisende toepassingen zoals kunstmatige intelligentie. Het prototype verslaat vergelijkbare chips al verschillende keren en toekomstige versies zullen naar verwachting van de onderzoekers nog veel beter worden. De 3d-chip zou geen nieuwe productietechnologie vereisen. De nieuwe technologie zal worden gepresenteerd op het IEEE-congres in januari 2026
Ingenieurs van de Stanforduniversiteit, Carnegie Mellon, de universiteit van Pennsylvania en het MIT werkten samen in dit project samen met met halfgeleiderproducent SkyWater Technology om een nieuwe meerlagenchip te maken. Volgens de onderzoekers zou de architectuur een groot effect in de ki-apparatuur kunnen hebben.
De driedimensionale chip hangt al decennia in de ‘lucht’. Zo’n veertig jaar geleden meldde een ANP-journalist dat ze er op het AMOLF in Amsterdam in waren geslaagd een 3d-chip te fabriceren. Dat was een beetje voorbarig, maar nu lijkt die fantasie werkelijkheid te zijn geworden.
In tegenstelling tot de meeste hedendaagse chips, die grotendeels plat (2d) zijn, is deze chip gebouwd in lagen. Ultradunne onderdelen worden gestapeld als vloeren in gebouwen en verticale bedrading werkt als veel snelle liften die grote hoeveelheden gegevens snel verplaatsen.
Met een recordaantal verticale verbindingen en een strak geweven ‘plattegrond’ die geheugen- en rekeneenheden dicht bij elkaar plaatst, vermijdt het ontwerp ‘opstoppingen’ die met platte chips slecht te vermijden zijn. In tests en simulaties verslaat de ruimtelijke chip de platte chips met ongeveer een grootte-orde.
Er zijn al eerder experimentele 3d-chips gemaakt in academische laboratoria, maar volgens de onderzoekers zou dit de eerste keer zijn dat deze chips duidelijke prestatieverbeteringen opleveren en in een commerciële ‘gieterij’ kunnen worden gemaakt. “Dit opent de deur naar een nieuw tijdperk van chipproductie en innovatie”, zegt hoofdauteur Subhasish Mitra van Stanford. “Doorbraken als deze zijn de manier waarop we de duizendvoudige apparatuurprestatieverbeteringen kunnen bereiken die toekomstige ki-systemen zullen vereisen.”

Grote taalmodellen zoals ChatGPT en Claude verplaatsen voortdurend enorme hoeveelheden gegevens tussen het geheugen, dat informatie bevat, en de computereenheden die deze verwerken. Op conventionele 2d-chips bevindt alles zich op één oppervlak en is het geheugen beperkt en verspreid, zodat gegevens via een klein aantal lange, drukke paden moeten reizen.
Geheugen en verwerking kunnen veel sneller werken dan de gegevens kunnen worden aangeleverd en de chip kan niet genoeg geheugen in de buurt houden. Resultaat: files zoals op de snelweg. Ingenieurs noemen dit probleem de ‘geheugenmuur’, waarbij de verwerkingssnelheid groter is dan het vermogen van de chip om gegevens aan te voeren.
Jarenlang hebben chipmakers zich tegen de geheugenmuur verzet door transistors, de basiseenheden van de chips, te verkleinen en er meer op elke chip te proppen, maar deze aanpak nadert harde fysieke grenzen (de ‘miniaturisatiemuur’).

Sneller

Het nieuwe ontwerp heeft tot doel beide grenzen te overschrijden door hoger te bouwen. “Door geheugen en berekeningen verticaal te integreren, kunnen we veel meer informatie veel sneller verplaatsen, net zoals de liftbanken in een hoogbouw veel bewoners tegelijk tussen de verdiepingen laten reizen”, zegt medeonderzoeker Tathagata Srimani Van de Carnegie Mellon-universiteit.
“De geheugenmuur en de miniaturisatiemuur vormen een dodelijke combinatie”, zegt co-auteur Robert Radway, van de universiteit van Pennsylvania. “We hebben het probleem frontaal aangevallen door het geheugen en de logica stevig te integreren en vervolgens met een extreem hoge dichtheid omhoog te bouwen.”
In tests presteerde het prototype ongeveer vier keer beter dan vergelijkbare 2d-chips. De simulaties suggereren nog grotere winsten naarmate het ontwerp groter wordt met meer gestapelde geheugen- en rekenlagen. Met extra niveaus laten de modellen een twaalfvoudige verbetering zien bij echte ki-berekeningen.
De aanpak biedt ruimte voor verbetering, stellen de onderzoekers. De architectuur biedt een praktische route naar honderd- tot duizendvoudige verbeteringen in het energievertragingsproduct (EDP), een maatstaf die snelheid en energierendement combineert. Door de afstand die gegevens moeten afleggen te verkorten en veel meer verticale routes voor verplaatsing toe te voegen, kan de chip de doorvoer verhogen en tegelijkertijd de energie per bewerking verminderen, een combinatie die moeilijk te bereiken is met conventionele platte ontwerpen.

Nieuwe ingenieurs

Volgens de onderzoekers zal deze technologie een nieuwe generatie ingenieurs vereisen die in deze methoden zijn opgeleid, vergelijkbaar met hoe de hausse op het gebied van geïntegreerde schakelingen in de jaren tachtig werd aangewakkerd door studenten die chipontwerp en -fabricage leerden.
“Bij dit soort doorbraken draait het uiteraard om prestaties”, aldus Philip Wong van Stanford. “Maar het gaat ook om capaciteiten. Als we geavanceerde 3d-chips kunnen bouwen, kunnen we sneller innoveren, sneller reageren en de toekomst van ki-apparatuur.”

Bron: Science Daily